PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-057280

(43) Date of publication of application: 12.03.1991

(51)Int.CI.

H01L 29/788

H01L 27/115

H01L 29/792

(21)Application number: 01-193541

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 25.07

25.07.1989 (72)Inve


(72)Inventor: TERADA YASUSHI

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To use a third semiconductor region for a control gate and let a conductivity layer to function as a floating gate by forming the conductivity layer from the third semiconductor region on an insulation film to a channel region.

CONSTITUTION: An N-type drain 11, a source 12 and a well 13 are formed on a P-type substrate 10 and an N+-layer is provided on the inner periphery of the well. It is covered with SiO2 15 where a window 16 is opened. Poly Si 17 is provided in the position of a channel 14 between the drain 11 and the source 12 from the well 13. Al interconnections 18a to 18c are formed through the window 16. The poly Si 17 is identical to the gate of an NchEFT, using SiO2 as a gate oxidation film, and a capacity is formed of the N well 13, SiO2 15b and poly Si 17. Therefore, when an attempt is made to apply control voltage by way of the interconnection 18c and use the N well 13 as a control gate, the poly Si layer 17 can be arranged to function as a floating gate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-57280

®Int. Cl.⁵

識別記号

庁内整理番号·

匈公開 平成3年(1991)3月12日

H 01 L 29/788 27/115 29/792

7514-5F 8831-5F

27/10

3 7 1 4 3 4

審査請求 未請求 請求項の数 1 (全5頁)

9発明の名称 不揮発性半導体記憶装置

②特 顧 平1-193541

②出 願 平1(1989)7月25日

@発明者 寺田

康 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明 細 1

1. 発明の名称

不怀免性半導体記憶装置

- 2. 特許請求の範囲
 - (1) 第1の導電型の半導体基板と、

前紀半導体基板の表面に形成された第2の導種型の第1, 第2の半導体領域とを構え、前記第1, 第2の半導体領域に快まれた前記半導体基板の表面がチャネル領域として規定され、

前記半導体基板の上層部に、前記第 1 . 第 2 の 半導体領域とは分離して形成された第 3 の半導体 領域と、

前紀第1,第2の半導体領域及び前紀第3の半導体領域を含んだ半導体基板上に形成された絶縁

前記・検験性において、前記第3の半導体領域 上から前記チャネル領域上にかけて形成された導 電路とをさらに確えた不揮発性半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この免明は、CPU等の通常の論理装置の製造プロセスで製造可能な不揮発性半導体記憶装置に関するものである。

〔従来の技術〕

このような構成において、メモリトランジスタ の不揮発な 込みは以下のようにして行われる。

特開平3-57280(2)

まず、コントロールゲート6及びドレイン拡散領域2に高電圧を印加し、ソース拡散領域3を接地レベルに設定する。

このように設定すると、ノモリトランジスタのチャネル領域 9 を流れる 18 子がドレイン 拡散 領域 2 近傍のピンチオフ 領域においてドレインーソース 間の 7 近にで加速され、ホットエレクトロンとなりコントロールゲート 6 による 7 7 7 を越えてフローティングゲート 4 に注入されることにより、メモリトランジスタの関値が高くなる(7 7 以上)。

一方、消去はソース拡散領域3に高低圧を印加し、コントロールゲート6を接地レベルに設定することにより行われる(ドレイン領域2はフローティングでよい)。このように設定すると、普込みと逆の原理でフローティングゲート4に審積されていた電子がソース拡散領域3に引抜かれることにより、メモリトランジスタの関値が低くなる(1V程度)。

このように、普込み動作を行うとメモリトラン

性半導体紀憶装置とは、かなり異なっている。特に、2層のゲート間の絶縁膜は5 V程度の耐圧の 順厚で形成されているため、1 O V以上の耐圧を 必要とする、E E P R O M のコントロールゲート、 フローティングゲート間の膜厚に比べかなり薄く なっている。

この発明は上記のような問題点を解決するため

ジスタの関値は7V以上になり、消去動作を行うとメモリトランジスクの関値は1V程度となる。一方、統出しは、コントロールゲート6に電源電圧V_{CC}(5V)程度の電圧を印加した時に、メモリトランジスタがオンしてピット線8からソース 拡散領域3にかけて抵流が流れるか、あるいはメ モリトランジスタはオフ状態のままで電流が流れ ないかをセンスアンプで検出することにより行わ れる。

(発明が解決しようとする課題)

従来のフラッシュ E E P R O M のような不抑発性に は 装置は以上のように 構成されており、 2 層ゲート構造 (フローティングゲート 4 、 コントロールゲート 6) となっており、必ずその 製造工程中にポリシリコン層等の、ゲート 電極層の 形成を 2 度に渡って行う必要があった。

一方、 C P U 等の 論理装置は 1 層の ゲート 構造 から成るのが一般的である。また、 A / D コンパークの一種に、 2 層の ゲート構造から成る 論理 装置も存在するが、 その 製造プロセス条件 は不 仰 発

になされたもので、CPU等の通常の論理装置の製造プロセスで、性能を劣化させることなく製造可能な不揮発性半導体装置を得ることを目的とす。

(課題を解決するための手段)

この発明にかかる不揮発性半導体記憶装置は、 第1の導電型の半導体基板と、前記半導体基板の 表面に形成された第2の導電型の第1, 第2の半 導体傾域とを確え、前記第1, 第2の半導体が に快まれた前記半導体基板の上層がチャネルが に対す1, 第2の半導体額域とは分離して形成域 に第1, 第2の半導体額域とは分離して形成が た第3の半導体額域とは分離して形成がれた が対象で前記第1, 第2の半導体 が対象を含んだ半導体 板上に形成された絶経 板上に形成された絶経 板上に形成された神経 板上にかけて形成された導電 をさらに確えて いる。

(作用)

この范明における導電層は、絶縁膜上において、

第3の半導体領域上からチャネル領域上にかけて 形成されているため、第3の半導体領域をコント ロールゲートとして用いると、導電層はフローティングゲートとして機能させることができる。

(実施例)

第1 A 図はこの発明の一実施例であるフラッシュEEPROMのメモリトランジスタを示す 平而図、第1 B 図及び第1 C 図はそれぞれ第1 A 図のA - A 断面図及びB - B 断面図である。

これらの図に示すように、P型半導体基板10の上層部にN型のドレイン拡散領域11,N型のソース拡散領域12,Nウェル領域13がそれぞれ形成されており、ドレイン拡散領域11とソース拡散領域12間の半導体基板10の表面部が新域14として現成される。Nウェル領域13は、ドレイン拡散領域11とソース拡散領域11ととは分離して形成されており、その表面部は12とは分離して形成されており、その表面部は12とは、外部との電気的接続を行う際に抵触抵抗を下げるために、高温度なN*拡散領域13aを形成している。

上の 酸化膜 1 5 a をゲート 酸化酶 とした N M O S トランジスタのゲートと 等価な 構造となっている。一方、 N ウェル 領域 1 3 と、 N ウェル 領域 1 3 上の酸化膜 1 5 b 上のポリシリコン 紹 1 7 とによりキャパシタを形成している。

したがって、AR配線路18cを介して新御ントとになりNがれた。スカートとしてがいれた。では、ションのでは、ションのでは、ションのでは、ションのでは、ションのでは、ションのでは、ションのでは、カートとしてが、第110にのでは、カーコン

ドレイン、ソース拡散領域 1 1、 1 2 及び N ウェル領域 1 3 を含む半導体 括板 1 0 上全面に、酸化膜 1 5 が形成されている。この酸化膜 1 5 には、ドレイン、ソース拡散領域 1 1、 1 2 及び N ウェル領域 1 3 上の一部に、コンタクトホール 1 6 a、16 b 及び 1 6 c が設けられている。

この酸化酸 1 5 上において、 N ウェル領域 1 3 の中央部領域に相当する位置から、 ドレイン 拡散 領域 1 2 間のチャネル領域 1 4 に相当する位置にかけてポリシリコン層 1 7 が形成されている。

このように構成されたポリシリコン暦 1 7 はチャネル領域 1 4 上においては、チャネル領域 1 4

ることにより、従来同様に行うことができる。

このように、 N ウェル 領域 1 3をコントロールゲートとし、ポリシリコン暦 1 7をフローティングゲートとしたフラッシュ E E P R O M を 構成すれば、 1 暦ゲート構造でフラッシュ E E P R O M が完成する。

このため、この実施例のEEPROMは、通常、1 個ゲート構造である論理装置の製造プロセスで製造することが可能となる。しかも、Nウェル領域13上に形成される酸化酸15 bは、P型半導体基板10上に形成される酸化膜であるため、P型半導化膜15 bのみを、充分な耐圧を育し、データ・リークの起こらない程度の膜厚で形成することはなり。との変造しても、本実施例のフラッシュEEPROMの性能が劣化することはない。

なお、この実施例では、コントロールゲートの 役割を果たすウェル領域として、 N ウェル領域 1 3を形成したが、 P 型半導体装板 1 0 と電気的分 離して形成できるのであれば、 P 型のウェル領域

特開平3-57280(4)

を形成してもよい。

また、この実施例では、フラッシュEEPRO Mについて説明したが、他のEEPROMは勿論 EPROMにもこの発明を適用することができる。 (発明の効果)

以上説明したように、この発明によれば、 専祀 超は、 絶縁膜上において、 第3の 半導体 領域上か らチャネル領域上にかけて形成されているため、 第3の 半導体領域をコントロールゲートとして用 いると、 専毬層をフローティングゲートとして 很 能させることができる。

したがって、1 層ゲート構造で不採発な記憶が 実現できるため、通常の C P U 等の論理装置の製造プロセスで、性能を劣化させることなく不揮発 性半導体記憶装置を製造することができる効果が ある。

4. 図面の簡単な説明

第1A図はこの発明の一実施例であるフラッシュEEPROMを示す平面図、第1B図は第1A図のA-A斯面図、第1C図は第1A図のB-B


断面図、第2図は従来のフラッシュEEPROM を示す断面図である。


図において、11はドレイン拡散領域、12はソース拡散領域、13はNウェル領域、14はチャネル領域、15は酸化膜、17はポリシリコン圏である。

なお、各図中間一符号は同一または相当部分を 示す。


代理人 大岩增雄

第 1A 図






第1C 図



14:チャネル領域



特開平3-57280(5)

手続補正 曹(自発)

平成 2 1 23 昭和 年 月 8

M

特許庁長官殿

1. 事件の表示

平 特願器 1-193541

2. 発明の名称

不揮発性半導体記憶装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社

代表者 忠 岐 守,哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏名 (7375)弁理士 大岩増 雄

(連絡先03(213)3421特許部)



方式四

5. 植正の対象

明細盤の「発明の詳細な説明の欄」

6. 補正の内容

(i) 明細審第3頁第15行ないし第16行の 「審込みと逆の原理で」を、「ゲート酸化漿5に 高電界が印加されトンネル現象により」に訂正す る。

以上